알림
불러오는 중...

컨텐츠 내용

이러닝 · 디지털 반도체 칩 설계 Flow

디지털 반도체 칩 설계 Flow

과정 정보를 확인하고 수강 신청하세요.

디지털 반도체 칩 설계 Flow 과정 이미지
디지털 반도체 칩 설계 Flow 과정정보
수강기간 90일
강의구성 15차시
담당강사 뉴클 관리자
수강료 무료

디지털 반도체 칩 설계 Flow

한국폴리텍대학 반도체 융합캠퍼스

선혜승 교수님 강의입니다.

강의목차
차시 강의명
1차시 1강-디지털 칩 설계 흐름과 SoC의 이해
2차시 2강-반도체 설계를 하기 위한 공정사 라이브러리 테스트
3차시 3강-SoC 디자인 소개
4차시 4강-Function Simulation
5차시 5강-Synthesis, 합성
6차시 6강-Equivalence Check
7차시 7강-Pre-Layout Static Timing Analysis
8차시 8강-Pre-Layout Simulation
9차시 9강-자동배치배선-1
10차시 10강-자동배치배선-2
11차시 11강-NET의 기생 저항과 Cap성분 추출
12차시 12강-Post-Layout Static Timing Analysis
13차시 13강-Pre-Layout Simulation
14차시 14강-Pre-Layout Power Estimation
15차시 15강-GDS 추출/디자인 완성과 최종 검증